Chung-Hua University Repository:Items for Author

Year

Loading year class tree, please wait....

Items for Author "陳永源"

Return to Browse by Author

Showing 47 items.

Collection	Date	Title	Authors
[電機工程學系] 專題研究計畫(研究所)	1994	經由結構可重新調整技術來設計容錯VLSI/WSI 陣列處理器	陳永源
[資訊工程學系] 期刊論文	2009	Analysis of System Bus Transaction Vulnerability based on FMEA Methodology in SystemC TLM Design Platform	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2008	Datapath Error Detection with No Detection Latency for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2006	A Fault Diagnosis Scheme and Its Quality Issue in Reconfigurable Array Architecture	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2006	Fault-Tolerant VLIW Processor Design and Error Coverage Analysis	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2005	Signature-monitoring technique based on instruction-bit grouping	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2005	Concurrent Detection of Control Flow Errors by Hybrid Signature Monitoring	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2005	Incorporating Fault-Tolerant Features in VLIW Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2005	Embedding Watchdog Processor Scheme in VLIW Architecture	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2004	A Comprehensive Study of Fault-Tolerant VLIW Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2004	A New Signature-Monitoring Technique Based on Instruction Bit Grouping	陳永源; Chen, Yung-Yuan
[資訊工程學系] 期刊論文	2003	Resource Placement in Star Network	陳永源; Chen, Yung-Yuan
[資訊工程學系] 專題研究計畫	2008	行為層高效能處理器的容錯設計及快速驗證與容錯能力分析(III)	陳永源
[資訊工程學系] 專題研究計畫	2007	行為層高效能處理器的容錯設計及快速驗證與容錯能力分析(II)	陳永源
[資訊工程學系] 專題研究計畫	2006	行為層高效能處理器的容錯設計及快速驗證與容錯能力分析(I)	陳永源
[資訊工程學系] 專題研究計畫	2005	針對VLIW處理器提出一有效的容錯設計架構	陳永源
[資訊工程學系] 專題研究計畫	2003	容錯VLIW處理器: 設計, 模擬和分析(III)	陳永源
[資訊工程學系] 專題研究計畫	2001	容錯VLIW處理器:設計,模擬和分析(II)	陳永源
[資訊工程學系] 專題研究計畫	2000	容錯VLIW處理器:設計,模擬和分析(I)	陳永源
[資訊工程學系] 專題研究計畫	1999	一個運用於H.263編解碼系統的數位訊號處理器之設計	陳永源
[資訊工程學系] 專題研究計畫	1998	利用看守狗處理器在同步偵錯上之研究	陳永源
[資訊工程學系] 專題研究計畫	1997	大面積陣列處理器:超大型積體電路製作和良率的提高	陳永源
[資訊工程學系] 專題研究計畫	1996	星狀網路上的資源分配	陳永源
[資訊工程學系] 專題研究計畫	1995	經由結構可重新調整技術來設計容錯VLSI/WSI 陣列處理器(Ⅱ)	陳永源
[資訊工程學系] 專題研究計畫	1994	g由結構可重新調整技術來設計容錯VLSI/WSI 陣列處理器(二)	陳永源
[資訊工程學系] 專題研究計畫	1993	一嶄新方法來設計容錯VLSI /WSI陣列處理器	陳永源
[資訊工程學系] 研討會論文	2009	SoC-Level Risk Assessment Using FMEA Approach in System Design with SystemC	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2009	Robustness Investigation of the FlexRay System	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2009	Analysis of System Bus Transaction Vulnerability in SystemC TLM Design Platform	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2008	System-Bus Fault Injection Framework in SystemC Design Platform	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2008	An Estimation Model of Vulnerability for Embedded Microprocessors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2008	SoC-Level Fault Injection Methodology in SystemC Design Platform	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2008	An Online Control Flow Check for VLIW Processor	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2008	Datapath Error Detection Using Hybrid Detection Approach for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2007	A New Concurrent Detection of Control Flow Errors Based on DCT Technique	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2007	A Comparison of Fault Injection Experiments under Different Verification Environments	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2007	Experimental Assessment of Fault Coverage for Fault-Tolerant High-Performance Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2007	System-Level Fault Injection in SystemC Design Platform	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2007	Fault-Tolerant Verification Platform for Systems Modeled at High Level of Abstraction	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2006	Hybrid Error-Detection Approach with No Detection Latency for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2004	Incorporating Signature-Monitoring Technique in VLIW Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2004	A New Signature-Monitoring Technique Based on Instruction Bit Grouping	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2004	Power-Effective Fault-Tolerant VLIW Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2004	VLIW Processor with Embedded Watchdog Processor for Control Flow Error Detection	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2003	A Comprehensive Design Framework for Fault-Tolerant VLIW Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 研討會論文	2003	An Integrated Fault-Tolerant Design Framework for VLIW Processors	陳永源; Chen, Yung-Yuan
[資訊工程學系] 其他教師著作	2008	Datapath Error Detection with Hybrid Detection Approach for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan

Loading...

Category

Year

Items for Author "陳永源"