Post-Layout Redundant Wire Insertion for Fixing Min-Delay Violations

Chung-Hua University Repository > 資訊學院 > 資訊工程學系 > 研討會論文 > Item 987654321/32049

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://chur.chu.edu.tw/handle/987654321/32049

题名:	Post-Layout Redundant Wire Insertion for Fixing Min-Delay Violations
作者:	顏金泰 YAN, JIN-TAI
贡献者:	資訊工程學系 Computer Science & Information Engineering
关键词:	Flip-flop;hold time;Setup time
日期:	2013
上传时间:	2014-06-27 01:42:52 (UTC+8)
摘要:	In a complex sequential circuit, the problem of fixing min-delay violations becomes more and more important. To our knowledge, no efficient approach is proposed to eliminate the min-delay violations in a layout-level implementation. In this paper, the min
显示于类别:	[資訊工程學系] 研討會論文

文件中的档案:

档案	描述	大小	格式	浏览次数
s_e331_0399.pdf		27Kb	Adobe PDF	135	检视/开启

在CHUR中所有的数据项都受到原著作权保护.