Thermal Via Planning for Temperature Reduction in 3D ICs

Chung-Hua University Repository > 資訊學院 > 資訊工程學系 > 研討會論文 > Item 987654321/31955

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://chur.chu.edu.tw/handle/987654321/31955

题名:	Thermal Via Planning for Temperature Reduction in 3D ICs
作者:	顏金泰 YAN, JIN-TAI
贡献者:	資訊工程學系 Computer Science & Information Engineering
关键词:	3D IC;Thermal via;Temperature reduction
日期:	2010
上传时间:	2014-06-27 01:39:52 (UTC+8)
摘要:	In this paper, based on the temperature calculation in block-level thermal model, a two-phase approach is proposed to reduce the final floorplan temperature by redistributing the white space in all the device layers and inserting the thermal vias onto the
显示于类别:	[資訊工程學系] 研討會論文

文件中的档案:

档案	描述	大小	格式	浏览次数
s_e331_0379.pdf		28Kb	Adobe PDF	94	检视/开启

在CHUR中所有的数据项都受到原著作权保护.