Timing-Constrained I/O Buffer Placement for Flip-Chip Designs

Chung-Hua University Repository > 資訊學院 > 資訊工程學系 > 研討會論文 > Item 987654321/32020

請使用永久網址來引用或連結此文件: http://chur.chu.edu.tw/handle/987654321/32020

題名:	Timing-Constrained I/O Buffer Placement for Flip-Chip Designs
作者:	顏金泰 YAN, JIN-TAI
貢獻者:	資訊工程學系 Computer Science & Information Engineering
關鍵詞:	Flip-chip design;I/O buffer;Timing constraint
日期:	2011
上傳時間:	2014-06-27 01:41:51 (UTC+8)
摘要:	Due to inappropriate assignment of bump pads or improper placement of I/O buffers, the configured delays of I/O signals may not satisfy the timing requirement inside die core. In this paper, the problem of timing-constrained I/O buffer placement in an are
顯示於類別:	[資訊工程學系] 研討會論文

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
s_e331_0390.pdf		27Kb	Adobe PDF	97	檢視/開啟

在CHUR中所有的資料項目都受到原著作權保護.