

行政院國家科學委員會補助
大專學生參與專題研究計畫研究成果報告

* ***** *
* 計 畫 *
* : 可撓式基板之太陽能電池研製 *
* 名 稱 *
* ***** *

執行計畫學生： 王世傑
學生計畫編號： NSC 98-2815-C-216-001-E
研究期間： 98年07月01日至99年02月28日止，計8個月
指導教授： 林君明

處理方式： 本計畫可公開查詢

執行單位： 中華大學機械工程學系

中華民國 99年03月30日

行政院國家科學委員會補助
大專學生參與專題研究計畫研究成果報告

* 計畫 *
* :可撓式基板之太陽能電池研製 *
* 名稱 *

執行計畫學生：王世傑
學生計畫編號：NSC 98-2815-C-216-001-E
研究期間：98年7月1日至99年2月底止，計8個月
指導教授：林君明

處理方式(請勾選)：立即公開查詢
涉及專利或其他智慧財產權，一年二年後
可公開查詢

執行單位：中華大學

中華民國 99年 3月 29日

一、前言

目前國際能源飆漲，原物料上揚，加上全球氣候變遷、空氣污染問題，及資源日趨短缺，驅使太陽能再度成為全球火熱的話題。目前最熱門的研究是矽薄膜太陽能電池。雖然矽晶圓太陽能發電成本，遠高出傳統電力產生方式，但隨著半導體製造技術的進步，真空鍍膜已可應用於更寬廣的領域，其中所包含的廣大商機，促使目前許多科技大廠，投入薄膜太陽能電池的生產及開發。加上循環再生的再生能源，與綠色電力的日益受到重視，因此世界上主要的研究單位，均致力於投入太陽能相關技術的研究，企求開發出新的物質，及低成本高經濟效益的製造技術，以期降低產品成本並提升效能[1]，表1為目前太陽能電池的材料種類與效率比較表[2]。

表 1 目前太陽能電池的材料種類與效率比較表。

材料		理論轉換效率	實際轉換效率	耐用性	成本	用途
單晶矽		25-30%	24% (實驗室級) 14-17% (商業等級)	佳	高	太空電力 獨立電源 少數民生消費品
多晶矽 (成本比單晶矽便宜約20%)		20%	17.7% (實驗室級) 11-14% (商業等級)	佳	中	獨立電源 少數民生消費品
III-V 族 (GaAs, InP 等)		35%	32% (實驗室級)	佳	極高	太空電力
薄膜太陽電池	非晶系	15%	13.5% (實驗室級) 5.7% (商業等級)	普通	低	獨立電源 少數民生消費品
	II-VI 族 (CdS, CdTe, CuInSe 等)	17-18%	15.8% (實驗室級)	佳	低	獨立電源 少數民生消費品
有機太陽能電池		10%	< 6% (實驗室級)	差	低	少數民生消費品

太陽能電池的發電能源來自陽光，而太陽輻射的光譜，主要是以可見光為中心，波長從 0.3 μm 的紫外光，到數微米的紅外光，是主要的分布範圍。如果換算成光子的能量，則大約為 0.3 到 4 eV(電子伏特)之間。因此能隙(Energy Gap)大小在這個範圍內的矽材料，就具有比較好的光電轉換效率。矽太陽電池發電原理是透過p型半導體及n型半導體(如圖1)，吸收太陽光能，使其產生電子及電洞，再進而分離電子與電洞產生電壓，經由導線傳輸至負載。簡單的說，太陽電池的發電原理，是吸收光能轉變成電能輸出的一種發電方式[3]。

1887 年 Heinrich Hertz 實驗發現光電(Photoelectric) 效應後，1905 年愛因斯坦使用光子(Photon)的概念，在理論上完成圓滿的解釋，自此也奠定了太陽電池的理論基礎[3]。1954 年 Bell 實驗室，發明第一個 6%轉換效能的太陽能電池，爾後此技術即開始應用於太空科技上。製作太陽電池的材料，有矽(Si)、GaAs、InP、CdS 等，其中矽儲量最為豐富，價格也最便宜，故迄今仍為最主要的材料。1970 年代開發矽太陽電池，曾有幾項重大突破；至 20 世紀末，矽太陽電池轉換效能，已達 30%。因薄膜式太陽能電池，為極薄之光電材料，同時也可選用可撓性之基板，故近年來不少論文期刊，均為可撓式太陽能電池的論文研究 [3-9]。另外美國 United Solar 公司，也早已開始量產可撓式矽薄膜太陽能電池相關之產品[10-11]，表 2 為其優缺點之比較。




圖 1 矽太陽電池工作原理示意圖

表 2 可撓式矽薄膜太陽能電池優缺點比較

優點	缺點
無缺料問題	生產設備昂貴
可為內建式太陽電池建材(BIPV)	穿透式導電膜製作成本高
總發電量高	設備大面積化技術尚未成熟
能量回收期，小於矽基太陽電池	模組效率低
模組穩定性佳	模組良率低

二、 研究目的

太陽能電池的類型很多，在半導體運用上，從一開始的單晶矽晶圓電池，到後來的氫化非晶矽(a-Si:H)、單晶矽(c-Si)和多晶矽(pc-Si)薄膜電池[12-15]早期矽晶圓太陽能電池為市場主流，因轉換效率佳、設備成本低、量產速度快、良率又高。但近年來矽材料缺乏，造成價格提高；尤其是多晶矽(Poly-Si)在純化過程，非常耗能量，製程污染問題嚴重。另外由於物理性質的限制，用矽晶圓製造太陽能電池，最少也要 200 μm 的厚度，所以要降低太陽電池成本，達到民生實用化，最好的解決方法，就是薄膜化，以減少矽材料的需求量。

薄膜式太陽電池厚度，可低於矽晶圓太陽能電池 90%以上，傳統一般是在玻璃上，用電漿加強式化學氣相沉積法(PECVD)，在高溫下進行矽薄膜的沉積。這種方法，比較耗能量，另一方面，玻璃笨重也不易攜帶加工。故本專題是在可撓式基板上製作矽薄膜太陽電池，利用本校機械系光機電精密量測與構裝實驗室，現有的電子槍蒸鍍機(E-Gun Evaporator，如圖 2)，於軟板上以低溫製程蒸鍍矽薄膜。實驗室有薄膜輪廓儀(Surface Profiler，如圖 3)可量測膜厚。電子槍蒸鍍機的工作原理，是將加速後的電子束再聚焦，故加熱可使矽原子蒸發，來進行物理氣相沉積(Physical Vapor Deposition)。甚至還可以用 Roll-to-Roll 方式，大量生產。再加上具有可撓性，因此將可有效解決大面積太陽電池應用，材料不足之問題。最後是運用網版網印機，網印導電膠，進行可撓式基板之矽薄膜太陽電池構裝整合設計。



圖 2 電子槍蒸鍍機(E-Gun)



圖 3 薄膜輪廓儀

三、文獻回顧與探討

矽的原子序是 14，晶體是鑽石結構，屬於第 IV 族元素。它的外層電子軌域，有 4 個電子環繞原子核運行。每個矽的 4 個外層電子，分別和 4 個鄰近矽原子中的一個外層電子兩兩成對，形成共價鍵。如果在純矽中摻入擁有 5 個價電子的原子(如磷原子)，這個雜質會取代矽原子的位置。但是，當擁有 5 個價電子的磷原子，和鄰近的矽原子形成共價鍵的時候，會多出 1 個自由電子(Free Electron)，這個自由電子是一個帶負電的載子。所以一般稱提供自由電子的雜質原子為施體(Donor)，而摻雜施體的半導體就稱為 N 型半導體。同樣如果在純矽中摻入三價的原子(如硼原子)，這個雜質會取代矽原子的位置。但因為硼原子只可以提供 3 個價電子，和鄰近的矽原子形成共價鍵，因此會在硼原子的周圍就會產生 1 個空缺，這個空缺就被稱作電洞(Hole)，這電洞可以當成一個帶正電的載子。通常，我們把這一個提供電洞的雜質原子稱作受體(Acceptor)，同時把摻雜受體的半導體稱為 P 型半導體。當 P 型及 N 型半導體互相接觸時，N 型半導體內的電子，會湧入 P 型半導體中，以填補其內的電洞(如圖 4)。

在 P-N 接面附近，因電子—電洞的結合形成一個載子空乏區(Depletion Region)，而 P 型及 N 型半導體中也因而分別帶有負、正電荷，因此形成一個內建電場。當太陽光照射到這 P-N 結構時，P 型和 N 型半導體因吸收太陽光而產生電子—電洞偶對(Electron-Hole Pair)。由於空乏區所提供的內建電場，可以使半導體內所產生的電子及電洞，在電池內流動，因此若經由電極把電流引出，就可以形成一個完整的太陽能電池[2]。




圖 4 P 型及 N 型半導體及電子和電洞產生原理示意圖

非晶矽(Amorphous Si)吸收光線的能力，較單晶矽(Single Si Crystal)好40倍，因此，非晶矽材料的厚度，可為晶矽的四十分之一就夠了。非晶矽(Amorphous Si)其有以下特性[16]：

- (a) 製作成本低，很容易用沈積法製成。
- (b) 其能帶圖與直接半導體相近，能帶間隙約1.5~2.0 eV。
- (c) 有極大的光吸收係數 α ($10^4\sim 10^6\text{ cm}^{-1}$)，代表即使材料很薄，也能吸收大部分的入射光。

事實上，非晶矽太陽電池良好的光線吸收性質，是能受到重視的主要原因。由於載子在非晶矽材料中，遷移率(Mobility)較低，加上電子與電洞復合(Recombination)的速率極快，因此照光後在PN接面分離的電子和電洞，需在極短的時間內收集起來。故非晶矽太陽電池(如圖5)，必須做的極薄，以利載子(Carrier)之收集。非晶矽之能隙值(Band Gap)為1.65eV(能隙為入射光線，激發材料產生電洞電子偶對的最低能量)，比單晶矽來得大。因此非晶矽太陽電池比單晶矽太陽電池，有著較高的輸出電壓，足以補償非晶矽材料，無法吸收低能量光子的缺點。




圖5 非晶矽薄膜太陽電池基本PIN三層結構示意圖。

傳統PN接面之兩層式結構，對非晶矽並不適用。因為只有p或n型的結構，會減低原來就不好的少數載子遷移率(Minority Charge Carrier Mobility)[3-10]。PN接面處，有接面電場的存在(Junction Field)，但光電載子(Photo-generated Carriers)在尚未被接面電場分離前，電子與電洞即容易在非晶矽中復合，因此非晶矽太陽電池，不能僅為PN接面兩層式的結構。一般結構需為三層(如圖5)，上層為非常薄($0.008\mu\text{m}$)，且具高摻雜度的 p^+ 層；中間為較厚($0.5\sim 1\mu\text{m}$)的本質層(Intrinsic Layer)，或稱不摻雜層；底層則為較薄($0.02\mu\text{m}$)高摻雜度的 n^+ 層。 p^+ 層需非常薄的原因，是有助於光線通過，以達本質層。本質層受入射光線照射後，即可產生電子電洞偶對。上層的 p^+ 層與底層的 n^+ 層，可產生類似於傳統PN接面之接面電場。

非晶矽太陽電池之厚度僅約 $1\mu\text{m}$ ，約為一般 $100\mu\text{m}$ 厚度之矽晶PN接面太陽電池的接面電場寬度而已。薄膜電池太陽電池也因為具有可撓性，可以製作成非平面結構，應用範圍大，如可與建築物或物品結合，成為內建式太陽電池建材(BIPV)。本專題即針對可撓式基板之矽薄膜太陽電池性能提升，進行研究(如圖6)。其中上、下透明電極選擇較便宜的ZnO。各層薄膜都是以電子槍蒸鍍，進行

其厚度、退火(Anneal)溫度及時間，對導電率、透光率的影響分析。其中 ZnO 是以烤箱(如圖 7)，進行退火[4-11]，而矽薄膜也將以 Nd:YAG 準分子雷射(355nm)(如圖 8)進行退火溫度及時間的擇優分析。




圖 6 本專題可撓式基板之矽薄膜太陽電池模組示意圖



圖 7 可控溫烤箱



圖 8 準分子雷射退火設備

其餘相關製程，說明如下

1. 運用 SUSS I-V 電性量測探針平台(如圖 9)及光譜分析儀(如圖 10)，對透明導電層 ZnO 導電率及透光率的影響分析。
2. 利用電子槍，將矽、硼及磷研磨成粉末，以不同比例混合，進行 p^+ 、 n^+ 及本質非晶矽層的蒸鍍。特別要提出說明的是：本項製程為自行研發者，已提出專利申請。
3. 利用 Nd:YAG 脈衝雷射(355nm)及 XY 平台(如圖 11)，將 p^+ 、 n^+ 及本質非晶矽進行雷射退火，成為多晶矽，以提高電子-電洞偶對移動速率，研究退火溫度及時間，對導電率、透光率的效率[3-10]。
5. 使用 Keithley 4200 IV 電性量測儀(如圖 12)，進行光導、暗導、I-V 曲線等之性能與光能轉換率分析。
6. 運用網版網印機(如圖 13)，網印導電膠，進行可撓式基板之矽薄膜太陽電池構裝整合設計。



圖 9 I-V 電性量測探針平台



圖 10 光譜分析儀



圖 11 XY 平台



圖 12 Keithley 4200 IV 電性量測儀



圖 13 網版網印機

四、研究方法及步驟

實驗步驟及光罩設計：

1. 在塑膠基板上蒸鍍一層 Si 薄膜。(如圖 14)
2. 塗上一層光阻劑，作為掀離的準備。(如圖 15)
3. 使用第一片光罩曝光，並將部分光阻顯影。(如圖 16)




圖 14




圖 15




圖 16

4. 蒸鍍一層 ZnO 薄膜。(如圖 17)
5. 用丙酮將剩餘光阻清除形成下導電層。(如圖 18)
6. 塗上一層光阻劑，作為掀離的準備。(如圖 19)




圖 17




圖 18




圖 19

7. 使用第二片光罩曝光，準備蒸鍍 SiO₂ 作為下導電層的冂字絕緣層，以防止兩個太陽能電池串聯時產生短路。(如圖 20)
8. 蒸鍍上一層 SiO₂ 薄膜。(如圖 21)
9. 利用丙酮將光阻除去形成下導電層的冂字 SiO₂ 絕緣層。(如圖 22)




圖 20




圖 21




圖 22

10. 塗佈一層光阻劑，作為掀離的準備。(如圖 23)
11. 使用第二片光罩曝光，準備蒸鍍 N-Type 薄膜。(如圖 24)
12. 蒸鍍一層 N-Type 薄膜。(如圖 25)




圖 23




圖 24




圖 25

13. 利用丙酮將光阻去除形成 N-Type 薄膜。(如圖 26)
14. 塗佈一層光阻劑，作為掀離的準備。(如圖 27)
15. 使用第四片光罩曝光，準備蒸鍍 SiO_2 層作為 N-Type 的 \square 形絕緣層，以防止兩個太陽能電池串聯時產生短路。(如圖 28)




圖 26




圖 27




圖 28

16. 蒸鍍一層 SiO_2 薄膜。(如圖 29)
17. 利用丙酮將光阻去除形成一層 SiO_2 的 \square 形絕緣層。(如圖 30)
18. 塗佈一層光阻劑，作為掀離的準備。(如圖 31)




圖 29




圖 30




圖 31

19. 使用第三片光罩曝光，準備蒸鍍 Si 薄膜。(如圖 32)
20. 蒸鍍一層 Si 薄膜。(如圖 33)
21. 利用丙酮將光阻去除形成 Si 層。(如圖 34)




圖 32




圖 33




圖 33

22. 塗佈一層光阻劑，作為掀離的準備。(如圖 35)
23. 使用第四片光罩曝光準備蒸鍍 SiO_2 薄膜作為矽的 \square 形絕緣層，以防止兩個太陽能電池串聯時產生短路。(如圖 36)
24. 蒸鍍一層 SiO_2 薄膜。(如圖 37)




圖 35




圖 36




圖 37

25. 利用丙酮將光阻去除形成 SiO_2 層。(如圖 38)
26. 塗佈一層光阻劑，作為掀離的準備。(如圖 39)
27. 使用第三片光罩曝光，準備蒸鍍 P-Type 薄膜。(如圖 40)




圖 38




圖 39




圖 40

28. 蒸鍍一層 P-Type 薄膜。(如圖 41)
29. 利用丙酮將光阻去除形成 P-Type 層。(如圖 42)
30. 塗佈一層光阻劑，作為掀離的準備。(如圖 43)




圖 41




圖 42




圖 43

31. 使用第四片光罩曝光，準備蒸鍍 SiO_2 層作為 P-Type 的 \square 形絕緣層，以防止兩個太陽能電池串聯時產生短路。(如圖 44)
32. 蒸鍍一層 SiO_2 薄膜。(如圖 45)
33. 使用丙酮將光阻去除形成 SiO_2 層。(如圖 46)




圖 44




圖 45




圖 46

34. 塗佈一層光阻劑，作為掀離的準備。(如圖 47)
35. 使用第五片光罩曝光，準備蒸鍍 ZnO 薄膜作為上導電層。(如圖 48)
36. 蒸鍍一層 ZnO 薄膜。(如圖 49)




圖 47




圖 48




圖 49

37. 使用丙酮將光阻去除形成 ZnO 層。(如圖 50)
38. 塗佈一層光阻劑，作為掀離的準備。(如圖 51)
39. 使用第六片光罩曝光，準備蒸鍍 Al 薄膜作為金屬層。(如圖 52)




圖 50




圖 51




圖 52

40. 蒸鍍一層 Al 薄膜。(如圖 53)
50. 使用丙酮將光阻去除形成金屬層。(如圖 54)




圖 53




圖 54

五、實驗設備運用說明

1. 電子槍 (E-Gun) 蒸鍍設備

蒸鍍原理是在高真空狀況下，將所要蒸鍍的材料，利用電阻或電子束，加熱達到熔化溫度，使原子蒸發，到達並附著在基板表面上的一種鍍膜技術。在蒸鍍過程中，基板溫度對蒸鍍薄膜的性質，會有很重要的影響。通常基板也須要適當加熱，使得蒸鍍原子具有足夠的能量，可以在基板表面自由移動，如此才能形成均勻的薄膜。

2. 表面形狀量測系統 (ET-4000)

本設備是利用微型觸針，檢測物體表面形狀、平坦度、波紋度、粗度及膜厚。其觸針變位的檢出，是採用線性可變差動變壓器，利用此機構來保持觸針穩定度，而觸針上之彈簧係拉引觸針於尖端位置上，設置於被測定面上，使觸針的重量不會加於被測面上，接著，往上至被測定面，測定面承受相當彈簧的力牽引，觸針沿著待測物掃描追隨特性，檢驗物體表面輪廓。此設備主要是量測 ITO 等層之膜厚。

3. 可控溫烤箱 (Oven)

本設備主要是由加熱爐，及PID回饋控制器兩個單元所組成。設定溫度，調整PID回饋控制器的相關參數，將待測物樣品放入高溫爐中央，可由溫度顯示器觀察溫度的變化。烤箱上方連接抽氣管，可將待燒結物體的廢棄物抽去。本研究中使用烤箱，烘烤透明導電薄膜，以達到回火作用，並針對不同透明導電薄膜，與不同厚度等條件，進行回火後之電性檢測。

4. 電性量測儀(KEITHLEY 4200)

本設備可進行 I-V 特性量測，可加裝 2~8 組 SMU，最大 1A 電流，具 0.1fA 電流解析能力，可量測 Pre-Amp，或由無到 100fA。實驗當中，有利用此設備進行各薄膜沉積層之電性狀態分析。

5. 分光光譜儀

本設備為紫外線/可見光分光光譜儀(UV/VIS/NIR Spectrometers)，它是一種分析材料透光率及反射率的儀器，本實驗中用以量測矽薄膜材料，對不同波長之光穿透率。

六、研究方法及結果：

本研究分成兩個部份：

- 第一是針對不同材料的薄膜，進行片電阻測量、透光度、雷射退火等特性測試。
- 第二是選出特性良好之薄膜，建構出太陽能電池。

1. 矽薄膜本質層(Intrinsic layer)沉積

本實驗是進行以本質層之製作，與光性及電性分析，本質層厚度量測結果如表 3。

表 3 本質層之製作及厚度量測分析

試片	電壓(kV)	電流(mA)	基板溫度(°C)	時間(min)	膜厚(Å)
1	8	150	120	25	642
2	8	150	120	30	668
3	8	150	120	35	750
4	8	150	120	40	832
5	8	150	120	45	978
6	8	150	120	50	1073
7	8	150	120	55	1266

2. 光穿透率量測

以紫外線/可見光分光光譜儀，進行各薄膜之光穿透率之量測，結果如圖 55-61 示




圖 55 薄膜厚度為 642 Å 之光穿透率量測結果




圖 56 薄膜厚度為 668 Å 之光穿透率量測結果




圖 57 薄膜厚度為 750 Å 之光穿透率量測結果




圖 58 薄膜厚度為 832 Å 之光穿透率量測結果




圖 59 薄膜厚度為 978 Å 之光穿透率量測結果




圖 60 薄膜厚度為 1073 Å 之光穿透率量測結果




圖 61 薄膜厚度為 1266 Å 之光穿透率量測結果

3. 暗導電流量測

以電性量測儀 (KEITHLEY 4200)，元件不受光，且處於真空狀態下，進行電流量測，輸入電壓為 10V，各試片暗導電流量測結果，如表 4，而示意如圖 62-68。

表 4 暗導電流量測結果

試片	1	2	3	4	5	6	7
電流(A)	$9.9E^{-17}$	$6.6E^{-17}$	$2.8E^{-15}$	$1E^{-16}$	$6.6E^{-16}$	$6.7E^{-15}$	$4E^{-15}$




圖 62 薄膜厚度為 542Å 之暗導電流量測結果




圖 63 薄膜厚度為 668Å 之暗導電流量測結果




圖 64 薄膜厚度為 750Å 之暗導電流量測結果




圖 65 薄膜厚度為 832 Å 之暗導電流量測結果




圖 66 薄膜厚度為 978 Å 之暗導電流量測結果




圖 67 薄膜厚度為 1073Å 之暗導電流量測結果




圖 68 薄膜厚度為 1266 Å 之暗導電流量測結果

4. 光導電流量測

以電性量測儀(KEITHLEY 4200)，進行元件接受日光模擬器 Kr 燈(照射功率 $850\text{W}/\text{m}^2$)照射下，載子激發狀態之光導電流量測，輸入電壓為 10V，結果如表 5 所示，示意如圖 68-74。

表 5 光導電流量測結果

試片	1	2	3	4	5	6	7
電流(A)	1.3E^{-10}	1.8E^{-9}	3E^{-8}	2.4E^{-9}	7.8E^{-8}	3.6E^{-7}	4.9E^{-7}




圖 75 薄膜厚度為 642 Å 之光導電流量測結果




圖 76 薄膜厚度為 668 Å 之光導電流量測結果




圖 77 薄膜厚度為 750 Å 之光導電流量測結果




圖 78 薄膜厚度為 832 Å 之光導電流量測結果




圖 79 薄膜厚度為 978 Å 之光導電流量測結果




圖 80 薄膜厚度為 1073 Å 之光導電流量測結果




圖 81 薄膜厚度為 1266 Å 之光導電流量測結果

七、參考文獻

- [1] United Solar Co. LTD., <http://www.uni-solar.com/>.
- [2] 楊昌中, 能源領域中的奈米科技研究, 工業研究院 能源與環境研究所, 中華民國 95 年 12 月 26 日.
- [3] 蔡進譯, “超高效率太陽電池-從愛因斯坦的光電效應談起”, 物理雙月刊, 27 卷 5 期 94 年 10 月.
- [4] S. D. Theiss et al. “Polysilicon Thin Film Transistors Fabricated at 100°C on a Flexible Plastic Substrate,” IEEE Electron Device Meeting, p. 257, 1998.
- [5] Carey P.G, et al. “Polysilicon Thin Film Transistors Fabricated at 100 degrees C on a Flexible Plastic substrate,” IEEE Annual Device Research Conference Digest pp. 58-69, 1977.
- [6] Shannon J. M, et al, “TFTs for High Quality AMLCD on Low Temperature Plastics, ” AMLCD pp. 49-52 1996.
- [7] Lee, M. J. et al, “Thin Film Transistors for Displays on Plastic Substrates,” Solid- State Electronics, Vol.44, pp.1431-1434, 2000.
- [8] Serilawa, T. et al, “Low-temperature Fabrication of High-mobility Poly-Si TFTs for Large-area LCD’s”, IEEE Trans. Electron Dev., Vol. 36, No. 9, pp. 1929, 1989.
- [9] Kohno, A., and Sameshima, T., “High Performance Poly-Si TFTs Fabricated Using Pulsed Laser Annealing and Remote Plasma CVD with Low Temperature Processing,” IEEE Trans. On Electron Devices, Vol. 42, pp. 251-257, 1995.
- [10] Lee, S. W. et al, “Low Temperature Poly-Si Thin-film Transistor Fabrication by Metal-induced Lateral Crystallization”, IEEE Electron Device Letters, Vol. 17, p. 407-409, Aug. 1996.
- [11] Bonnel, M. et al, “Poly-Si Thin Film Transistors Fabricated with Rapid Thermal

- Annealed Silicon Film”, Jpn. J. Appl. Phys., Vol. 30, No. 11B, pp. L1924, 1991.
- [12] Gusev, V. M., et al, Sov. Phys.-Solid State, Vol. 8, p. 1363, 1966.
- [13] Carlson, D. E., et al, Appl. Phys. Lett. Vol. 28, p. 671, 1976.
- [14] Uchida, Y., et al, J.Phys. Vol. 42, C4-265, 1981.
- [15] Fang, P. H., et al, Appl. Phys. Lett., Vol. 25, p. 583, 1974.
- [16] 余合興,光電子學,中央圖書出版社(第四版), pp. 202-203, 民國 89 年 9 月.